Προσεγγίσεις για τον πλήρη έλεγχο

[rprince006]

Γεια σας παιδιά επαλήθευση,

Όπως γνωρίζει κάθε σώμα, λειτουργική επαλήθευση είναι ένα δύσκολο έργο, και δεν υπάρχει
ροές βιομηχανικό πρότυπο / εργαλεία στον τομέα.Οι περισσότερες εταιρείες ASIC έχουν τις δικές τους προσεγγίσεις, και τα περισσότερα από αυτά είναι συνδυασμοί των διαφόρων την εξέλιξη της τεχνολογίας
ροές / εργαλεία.Επί του παρόντος, χρησιμοποιούμε tranditional HDL / C testbench βάση ροής, για
καλύπτουν τις περισσότερες άμεσες εξετάσεις, και χρησιμοποιώντας specman / e για να καλύψει ορισμένες δύσκολες τυχαία
δοκιμές, χρησιμοποιώντας τυπικές μεθόδους μόνο για μια λεπτομερή ενότητα δοκιμές επίπεδο.

Θα μπορούσατε σας παρακαλώ παιδιά μιλήσουμε για την προσέγγιση που χρησιμοποιείτε για τη λειτουργική επαλήθευση για τα σύνθετα συστήματα;

Σας ευχαριστώ πολύ!

Χαιρετισμοί,
rprince006,

 

[Arnold]

Εάν έχετε πρόσβαση στο ισχυρό αυτοματοποίηση επαλήθευση δυνατότητες που παρέχονται από ελίτ specman, γιατί θα πρέπει να λαμβάνετε HDL / C testbench;

Χρησιμοποιώ python μαζί με το myhdl πακέτο όπως το HVL.Είναι ισχυρός και δωρεάν.Χρησιμοποιώ PSL ως γλώσσα ισχυρισμός για χρονική έλεγχο και λειτουργική ομάδα κάλυψη / ορισμός σημείο.

Το πρόβλημα που έχω είναι ότι δεν έχω μια καλή solver περιορισμό με python ακόμη.

 

[rprince006]

Hi Arnold,

Επειδή είμαστε σε ένα μεγάλο έργο για τον έλεγχο ενός πολύπλοκου συστήματος, θα
να επαναχρησιμοποίηση ορισμένων προσπάθεια ελέγχου μας.Η testbench HDL ήταν
κατασκευάζονται κυρίως για τις άμεσες εξετάσεις, και ήταν μετανάστευσαν από άλλο σχέδιο.
HDL-βασίζεται testbench εξακολουθεί να είναι ο καλύτερος τρόπος για άμεση δοκιμές, αν και είναι
χρονοβόρο να οικοδομήσουμε.

Specman είναι αρκετά ισχυρό για τυχαίες δοκιμές, και έχει ένα ισχυρό contraint
solver.Αλλά είναι ακριβό, και δεν είναι τόσο εύκολο στη χρήση, γιατί δεν είναι ευκολότερη
να βρει ε αναφορά σε σύγκριση με Verilog και VHDL, τα οποία είναι ήδη βιομηχανία
τυποποιημένη γλώσσα.

Δεν έχω ιδέα για τις γλώσσες HVL που αναφέρατε.Θα
παρακαλούμε να μιλήσω περισσότερο για αυτά;

Χαιρετισμοί,

 

[zyphor]

Για τις τελευταίες τρεις μάρκες (όλα είναι πάνω από 7 εκατομμύρια πύλες), χρησιμοποιούμε για την κατασκευή vera testbench και πρότυπο αναφοράς.

 

[Kulprashant]

γεια,

μπορείτε να ελέγξει σχεδιασμό χρησιμοποιώντας hvls όπως e-lang, vera, PSL / ζάχαρη, systemverilog.

όσον αφορά,
kul.

 

[jjww110]

i χρήσης Verilog PSL, specman είναι πολύ ακριβό

 

[power-twq]

χρησιμοποιούμε FPGA σύστημα για την επαλήθευση ASIC μάρκες μας,

όταν βρούμε bug, τότε προσομοίωση εκτελείται για την εξεύρεση και την εξάλειψη των σφαλμάτων.

rprince006 έγραψε:

Γεια σας παιδιά επαλήθευση,Όπως γνωρίζει κάθε σώμα, λειτουργική επαλήθευση είναι ένα δύσκολο έργο, και δεν υπάρχει

ροές βιομηχανικό πρότυπο / εργαλεία στον τομέα.
Οι περισσότερες εταιρείες ASIC έχουν τις δικές τους προσεγγίσεις, και τα περισσότερα από αυτά είναι συνδυασμοί των διαφόρων την εξέλιξη της τεχνολογίας

ροές / εργαλεία.
Επί του παρόντος, χρησιμοποιούμε tranditional HDL / C testbench βάση ροής, για

καλύπτουν τις περισσότερες άμεσες εξετάσεις, και χρησιμοποιώντας specman / e για να καλύψει ορισμένες δύσκολες τυχαία

δοκιμές, χρησιμοποιώντας τυπικές μεθόδους μόνο για μια λεπτομερή ενότητα δοκιμές επίπεδο.Θα μπορούσατε σας παρακαλώ παιδιά μιλήσουμε για την προσέγγιση που χρησιμοποιείτε για τη λειτουργική επαλήθευση για τα σύνθετα συστήματα;Σας ευχαριστώ πολύ!Χαιρετισμοί,

rprince006,

 

[Vivek]

γεια
εάν έχετε ένα HVL ήθελα specman ολόκληρο πάγκο δοκιμής σας shopuld να γίνει αυτό;;.

όταν χρησιμοποιείτε οποιαδήποτε HVL μπορείτε να εκμεταλλευτείτε τις λειτουργικές κάλυψης.αυτό θα δώσει ua πολύ καλή ιδέα πόσο έχετε όντως επαληθευτεί.όταν επιτευχθεί ένα καλό ποσοστό κάλυψης (δηλαδή> 90) μπορείτε να είναι πολύ σίγουροι για το σχέδιό σας.αλλά η χρήση των λειτουργικών απαιτεί κάλυψη για μια εκτενή προσδιορισμό χώρο κατάσταση και την κατάσταση μείωση διάστημα πριν ξεκινήσετε την ανάπτυξη.