N
neocool
Guest
Έχω δημιουργήσει μια τράπεζα δοκιμών με τη χρήση λογισμικού Xilinx ISE με πολλαπλές ρολόγια και κατάλαβε ότι πρέπει να αλλάξει εξάρτηση ενός σήματος σε διαφορετικές ρολόι.1.Πώς θα το κάνουμε χωρίς να ξεκινάει από το μηδέν (TB wizzard);
2.Όταν δημιουργείτε μια testbench με πολλαπλές ρολόγια, ISE ζητά να τεθεί εξάρτηση των σημάτων στη σχετική ρολόγια.Ποιος είναι ο σκοπός του;Δεν είναι αρκετό απλώς να χρησιμοποιεί ένα σύστημα ρολόι;Υποθέτω ό, τι άλλο απαιτείται για την προσομοίωση θα έπρεπε να έχουν ήδη δοκιμαστεί σε σας VHDL κώδικα.
Για παράδειγμα, αν το ρολόι είναι 40MHz, και λίγο ρολόι είναι μόνο 20MHz.Εκεί
είσαι CLK, data_in, data_out, trigger_out, bit_clk_in, bit_clk_out.Ποια μηνύματα θα πρέπει να κάνετε εξαρτώνται από την οποία ρολόι (CLK και bit_clk_in) υποθέτοντας ότι data_out και bit_clk_out καθυστερούν από πολλά ρολόγια (μεταβλητή ανάλογα με το είδος της data_in);
Χαιρετισμοί
2.Όταν δημιουργείτε μια testbench με πολλαπλές ρολόγια, ISE ζητά να τεθεί εξάρτηση των σημάτων στη σχετική ρολόγια.Ποιος είναι ο σκοπός του;Δεν είναι αρκετό απλώς να χρησιμοποιεί ένα σύστημα ρολόι;Υποθέτω ό, τι άλλο απαιτείται για την προσομοίωση θα έπρεπε να έχουν ήδη δοκιμαστεί σε σας VHDL κώδικα.
Για παράδειγμα, αν το ρολόι είναι 40MHz, και λίγο ρολόι είναι μόνο 20MHz.Εκεί
είσαι CLK, data_in, data_out, trigger_out, bit_clk_in, bit_clk_out.Ποια μηνύματα θα πρέπει να κάνετε εξαρτώνται από την οποία ρολόι (CLK και bit_clk_in) υποθέτοντας ότι data_out και bit_clk_out καθυστερούν από πολλά ρολόγια (μεταβλητή ανάλογα με το είδος της data_in);
Χαιρετισμοί