Ποια είναι τα πλεονεκτήματα του αναλογικού PLL πάνω Ψηφιακό PLL

[elec-eng]

Hi όλα θα μπορούσατε να απαντήσετε στην ερώτησή μου παρακαλώ ευχαριστώ

 

[saro_k_82]

Το μόνο πλεονέκτημα είναι χαμηλό jitter.

 

[LvW]

[Quote = ηλεκτρο-eng] Γεια χαρά σε όλους θα μπορούσε να σας απαντήσει στο ερώτημά μου παρακαλώ χάρη [/quote] Ίσως έχει νόημα πρώτα να αποσαφηνίσει τι πραγματικά σημαίνει η φράση «ψηφιακό PLL» χρησιμοποιείται με διάφορους τρόπους. Μερικοί άνθρωποι σημαίνουν μόνο ένα ψηφιακό PD / PFD και κάποιες άλλες σημαίνει πραγματικά «ολοκληρωμένη ψηφιακή" (περιλαμβανομένου του φίλτρου και μια σειρά ελεγχόμενη ταλαντωτής)

 

[rfsystem]

Στο πλαίσιο των πραγματικών εξελίξεων, για παράδειγμα, η TI οδηγείται χρόνο σε σχέση με τάση οδηγείται επιχείρημα από αυτόν τον τύπο http://www.faqs.org/patents/inv/236491 είναι ένα μονοπάτι για να διατηρήσει την απόδοση του συστήματος με την παρουσία του ΜΗ Αναλογική κλιμάκωση δεν κέρδη σε γενικές γραμμές από την περαιτέρω κλιμάκωση, αλλά και την τιμή SOC πτυχές contrain αναλογική για την αναζήτηση εναλλακτικών λύσεων. Ψηφιακό PLL είναι ένα! Αλλά VCO είναι αναλογική, ψηφιακή δίπλα οδηγείται. Το τμήμα που λείπει είναι η υψηλή ανιχνευτή φάση ανάλυσης. Αναλογικά ανιχνευτές φάση θα μπορούσε να επιλύσει εύκολο 200fs-1ps της 20ns ρολόι αναφοράς. Η προσπάθεια να χτίσει μια 200fs επίλυση, 20ns φάσμα TDC είναι υψηλότερη από ό, τι άλλο. Έτσι, ένα litle ψηφιακή εδώ και εκεί για να αποφύγει NONscaling αναλογική θέματα!

 

[elec-eng]

Hi όλα θα μπορούσατε να απαντήσετε στην ερώτησή μου παρακαλώ ευχαριστώ

 

[saro_k_82]

Το μόνο πλεονέκτημα είναι χαμηλό jitter.

 

[LvW]

[Quote = ηλεκτρο-eng] Γεια χαρά σε όλους θα μπορούσε να σας απαντήσει στο ερώτημά μου παρακαλώ χάρη [/quote] Ίσως έχει νόημα πρώτα να αποσαφηνίσει τι πραγματικά σημαίνει η φράση «ψηφιακό PLL» χρησιμοποιείται με διάφορους τρόπους. Μερικοί άνθρωποι σημαίνουν μόνο ένα ψηφιακό PD / PFD και κάποιες άλλες σημαίνει πραγματικά «ολοκληρωμένη ψηφιακή" (περιλαμβανομένου του φίλτρου και μια σειρά ελεγχόμενη ταλαντωτής)

 

[rfsystem]

Στο πλαίσιο των πραγματικών εξελίξεων, για παράδειγμα, η TI οδηγείται χρόνο σε σχέση με τάση οδηγείται επιχείρημα από αυτόν τον τύπο http://www.faqs.org/patents/inv/236491 είναι ένα μονοπάτι για να διατηρήσει την απόδοση του συστήματος με την παρουσία του ΜΗ Αναλογική κλιμάκωση δεν κέρδη σε γενικές γραμμές από την περαιτέρω κλιμάκωση, αλλά και την τιμή SOC πτυχές contrain αναλογική για την αναζήτηση εναλλακτικών λύσεων. Ψηφιακό PLL είναι ένα! Αλλά VCO είναι αναλογική, ψηφιακή δίπλα οδηγείται. Το τμήμα που λείπει είναι η υψηλή ανιχνευτή φάση ανάλυσης. Αναλογικά ανιχνευτές φάση θα μπορούσε να επιλύσει εύκολο 200fs-1ps της 20ns ρολόι αναφοράς. Η προσπάθεια να χτίσει μια 200fs επίλυση, 20ns φάσμα TDC είναι υψηλότερη από ό, τι άλλο. Έτσι, ένα litle ψηφιακή εδώ και εκεί για να αποφύγει NONscaling αναλογική θέματα!