Ποια είναι η κατάσταση I / O, ενώ FPGA είναι σε ρύθμιση;

[farhada]

βουνό έγραψε:Σε αυτή την κατάσταση, η έξοδος "1" θα πραγματοποιήσει την θύρα εισόδου του περιφερικού IC;

 

[Guest]

farhada έγραψε:

Όλες οι καρφίτσες FPGAs είναι tri-δήλωσε κατά τη διάρκεια της διαμόρφωσης.
Και δεδομένου ότι τα περισσότερα από τα FPGAs τώρα ημέρες έχει 100k αντίσταση pullup, το I / Os όλα '1 's δεν συνδέσεις, οι συνδέσεις με τα διαφορετικά ανάλογα με την αίτησή σας.BR,

/ Farhad

 

[farhada]

Όλες οι καρφίτσες FPGAs είναι tri-δήλωσε κατά τη διάρκεια της διαμόρφωσης.Και δεδομένου ότι τα περισσότερα από τα FPGAs τώρα ημέρες έχει 100k αντίσταση pullup, το I / Os όλα '1 's δεν συνδέσεις, οι συνδέσεις με τα διαφορετικά ανάλογα με την αίτησή σας.

BR,
/ Farhad

 

[Guest]

Το δελτίο δεδομένων Cyclone
13.Ρύθμιση κυκλώνας FPGAs C51013-1.1

αναφέρει ότι όλα τα I / O είναι τρι-δήλωσε κατά τη διάρκεια της διαμόρφωσης
Κοίτα Σχήμα 13 1.AS Διαμόρφωση Waveform

 

[Guest]

Ποια είναι η κατάσταση I / O FPGA ενώ βρίσκεται στη διαδικασία της διαμόρφωσης;

Μετά την επαναφορά του συστήματος, FPGA θα κατεβάσετε τα δεδομένα από flash-ROM (configuration).Αυτή η διαδικασία θα πάρει κάποιο χρόνο.Στο χρόνο, Τι είναι το I / O κατάσταση;"1";"0";ή "Z";Αυτή η κατάσταση θα (άσχημα) αποτελέσματα των απομακρυσμένων IC;

Σημείωση: My PFGA είναι η μία από Altera κυκλώνας Οικογένεια, EP1C20F400C6.