Παρακαλώ, τυχόν ιδέες για για FFT με 6 bits OFDM δέκτη.

[kpuntsri]

: D Γεια σας! Έχω την εφαρμογή OFDM με συμβάσεις ορισμένου σημείου FFT. Έχω 16 bits σε έξοδο Tx για την ΕΑΒ, αλλά έχω μόνο το 6 bits ADC για Rx. Όπως μπορείτε να δείτε παρακάτω Σε Tx ..... Outout από FPGA 16 bits, στη συνέχεια, συνδέεται με την ΕΑΒ ......... Στο Rx .... ADC με τη συμβολή 6bits να FPGA για FFT επεξεργασία. Ως εκ τούτου, το πρόβλημα είναι πώς να επεξεργαστεί και να υπολογίσει FFT στο Rx επειδή ο αριθμός των bits δεν είναι ίση και στα δύο Tx (16 bits) και Rx (6 bits). Παρακαλώ, τυχόν ιδέες για για FFT με 6 bits σε Rx. Ευχαριστώ πολύ

 

[nitu]

Γεια σου .. Το πρόβλημα δεν είναι σαφής. Ζητάτε πώς μπορούμε να έχουμε FFT στο πλευρό TX παράγει έξοδο των 16 bits και IFFT στο RX που μπορεί να λάβει εισόδου των 6 bit; Ή πώς να κώδικα FFT / IFFT που μπορεί να χρειαστούν 6 bit είσοδος και παράγουν 16 bit έξοδος;

 

[kpuntsri]

Ευχαριστώ πολύ ... Το πρόβλημα είναι πώς να επεξεργαστεί με 6 bits εισόδου για Rx. Στο Tx, μπορώ να χρησιμοποιήσω σε σταθερό σημείο που είναι 4 bits ακέραιος και 12 bits φατριαστική (16,12). Τότε θα περάσει τα 16 bits με την ΕΑΒ και να το στείλετε έξω. Στο Rx, έχω 6 bits ADC, οπότε το πρόβλημα είναι πώς να καθορίσει ακέραιο και φατριαστική των 6 bits για FFT επεξεργασία. Σας ευχαριστώ τόσο πολύ και πάλι ....: D

 

[alexgaas]

Δεν βλέπω το πρόβλημα .. μπορείτε να χρησιμοποιήσετε την κανονικοποιημένη μορφή των δεδομένων και έτσι αν έχετε 6 bit στο RX έχετε στην έξοδο του FFT σας έχετε 6 bit + log2 (NFFT) όπου NFFT είναι ο αριθμός των σημείων FFT σας (1024, 2048 ...). Αυτό είναι "το ακέραιο μέρος», αλλά δεν υπάρχει καμία διαφορά μεταξύ τους, επειδή πιθανώς έχετε ένα τέλος μπροστά ADC με περιοχή εισόδου μεταξύ-1V και 1V και έτσι αυτά τα 6 bits είναι εντελώς δεκαδικό μέρος ... 6 bit είναι μόνο μια dinamic σειρά! Επίσης, αν οδηγείτε ΕΑΒ το ακέραιο και κλασματικό μέρος ορίζεται μόνο από το φάσμα της τάσης εξόδου, όπως εγώ Σαγιέντ στο προηγούμενο παράδειγμα! Στην επεξεργασία σήματος είναι χρήσιμο να εκμεταλλευτώ αυτή την προσέγγιση, επίσης, επειδή έχετε μια αύξηση της datawidth και έτσι πρώτα από όλα να επιλέξετε την εσωτερική ακρίβεια του FFT σας (σας προτείνω για παράδειγμα, 16 bit ή 32 ό, τι θέλετε) και της βρύσης σας φάσης (16 bit για παράδειγμα ...) και μετά την FFT κύκλωμα σας. Εξαρτάται από το τι προδιαγραφές όσον αφορά την αναλογία σήματος προς θόρυβο. Επιτρέψτε μου να ξέρω αν κάποιος δεν είναι σαφής! ?) Απολαύστε το σχέδιό σας! Alex

 

[kpuntsri]

Ευχαριστώ πολύ Mr.Alex .... Νομίζω, ότι θα ήταν καλύτερα να δημοσιεύσετε μια εικόνα για το πρόβλημα. Και πώς την ακρίβεια με 6 bits ADC αν το βάλουν στο φατριαστική, παρακαλώ; Αν έχετε οποιαδήποτε ducuments, παρακαλώ να μου πείτε. Και πάλι ευχαριστώ πάρα πολύ. Bon! : D