Παράμετρος (ακέραιος αριθμός) για να συνδέσετε ανάθεση

[bachok83]

Υπάρχει κάποιος τρόπος να ρυθμίσετε τις τιμές για σύρμα από τιμή παραμέτρου (σε Verilog) εκεί; πει σε VHDL, μπορώ να χρησιμοποιήσω εύκολα conv_std_logic_vector λειτουργία. Προσπάθησα να θέσετε αμέσως, π.χ. παράμετρος μπλα = 10? Σύρμα [6:01] thewire? Εκχωρήσετε thewire μπλα = 5? Ότι τα έργα, αλλά παραπονιέται συνθεσάιζερ (προειδοποιεί) περίπου περικόπτεται αξία μπλα 5 παρακολουθείται ως integer32. Υπάρχει άλλος τρόπος να το κάνετε αυτό;

 

[thiagu_comp]

Νομίζω ότι μπορείτε να παραμελήσει την προειδοποίηση. Τα χαμηλότερα κομμάτια θα διατεθούν σωστά.

 

[dcreddy1980]

παράμετρος bla = "D10? σύρμα [6:01] thewire? εκχωρήσετε thewire = μπλα +» δ5? Οι παραπάνω αλλαγές θα πρέπει να αφαιρέσετε ur warning.Let μου να ξέρω αν αυτό δεν λειτουργεί

 

[bachok83]

ERK, δυστυχώς, ότι δεν λειτουργεί σωστά. από δεν λειτουργεί, εννοώ ο συνθέτης κλαψουρίζει περίπου ακόμα. Θα ήθελα πολύ να αγνοήσει την προειδοποίηση, αλλά είμαι εφαρμογή ενός πίνακα αναζήτησης με την περίπτωση, όπου υπάρχουν 64 περιπτώσεις, 64 γραμμές των προειδοποιήσεων για μόνο μια ενιαία ενότητα. ένα άλλο ερώτημα, όταν χρησιμοποιώ περίπτωση σε VHDL, συνθέτης θα συνθέσουν τους σε λίγους μεγάλους Μούσες (αυτή είναι η σωστή), ωστόσο στην περίπτωση Verilog θα συνθέσει σε ασφαλίσει. Ο λόγος για ασφάλειες είναι Verilog θέλει μια μεταβλητή τύπου αντικειμένου να είναι στην αριστερή πλευρά, reg [5:00] μερικά? Πάντα @ (εισόδου) περίπτωση (είσοδος) 4'b0000: μερικοί = ......... .....

 

[thiagu_comp]

δοκιμάστε αυτό, η παράμετρος μπλα 4'b10 =? / / οποιαδήποτε πλάτος και το u θέλει να περιορίσει σε σύρμα [6:01] thewire? εκχωρήσετε thewire = μπλα B5 +3?