M
Meach_bzh
Guest
Γεια σας, είμαι αυτή τη στιγμή ένα τεστ-πάγκο για 12-bit DAC (ADI AD9706 από: συνδεδεμένο με ένα FPGA (περιοχής de1 σκάφους από την Altera). Η ΕΑΒ διαθέτει 12-bit παράλληλες εισόδους και επίσης SPI. Προσπαθώ να προγραμματίσετε το πρωτόκολλο SPI σε VHDL χρησιμοποιώντας Quartus ΙΙ με τη βοήθεια του φύλλου AD9706. Το SPI περιγράφεται και εξήγησε, με ορισμένες Serial χαρακτηριστικά χρονισμού Εγγραφή Interface. Θα περιέχει τον «κύκλο διδασκαλίας" και "κύκλος μεταφορά δεδομένων". Όπως αντιλαμβάνομαι το byte της εντολής καθορίζει τον τύπο της μεταφοράς (Ε / Π), ο αριθμός των byte της μεταφοράς δεδομένων και την αρχική διεύθυνση μητρώο για αυτό το πρώτο byte της μεταφοράς δεδομένων. Τότε Τι δεν καταλαβαίνω είναι πότε μπορώ να στείλω 12 ψηφιακές εισόδους μου που θα καθορίσει την αξία της παραγωγής της ΕΑΒ (το AD9706 είναι ένα ρεύμα εξόδου ΕΑΒ)? υποθέτω ότι η SPI πρωτόκολλο θα πρέπει να χρησιμοποιείται για να προετοιμάσει την ΕΑΒ και αφού έχει γίνει, τότε οι παράλληλες ψηφιακών δεδομένων (12-bit) μπορούν να σταλούν στην ΕΑΒ. Πράγματι, η μέγιστη CLK του SPI για αυτό ΕΑΒ είναι 20MHz ενώ η ΕΑΒ έχει ποσοστό ενημέρωση των 175MSPS. θα ήμουν πολύ ευτυχής αν κάποιος μπορεί να με βοηθήσει να κατανοήσουμε πώς και τα δύο στοιχεία (SPI δεδομένων και ψηφιακές εισόδους ΕΑΒ) θα πρέπει να σταλούν. Meach_bzh