Λήψη Switching Δραστηριότητα Synopsys-Modelsim

[etherios]

Ok Πίσω ξανά μετά από τόσο καιρό.Ευτυχισμένο το νέο έτος σε όλους σας.
Θέλω να συλλάβει την αλλαγή δραστηριότητα μιας κυματισμός αθροιστής
Έχω τα παρακάτω αρχεία
adder.vhd η οποία περιγράφει την προσθήκη

IEEE βιβλιοθήκη?
χρήση IEEE.std_logic_1164.all?

αθροιστής οντότητα είναι
λιμένα (
α, β, γ: στο std_logic?
άθροισμα, να: out std_logic)?
αθροιστής τέλος?

αθροιστής αρχιτεκτονική του προσθήκη είναι
αρχίζω
άθροισμα <= a xor b xor c?
φέρουν <= (α και β) ή (β και γ) ή (γ και α)?
αθροιστής τέλος?και η adder_n.vhd που περιγράφει την προσθήκη rippler

IEEE βιβλιοθήκη?
χρήση IEEE.std_logic_1164.all?

adder_n οντότητα
generic (N: integer: =

<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="Ψυχρός" border="0" />

?
λιμένα (
α, β: σε std_logic_vector (0 έως Ν-1)?
CIN: σε std_logic?
s: out std_logic_vector (0 έως Ν-1)?
δικαστήριο: out std_logic)?
adder_n τέλος?

struct αρχιτεκτονική του adder_n είναι

αθροιστής συνιστώσα
λιμένα (
α, β, γ: στο std_logic?
άθροισμα, να: out std_logic)?
συνιστώσα τέλος?

σήμα c: std_logic_vector (0 to N)?

αρχίζω
γ (0) <= CIN?
δικαστήριο <= c (N)?
προσθήκες: k για το 0 έως Ν-1 παράγουν
Α1: προσθήκη χάρτη λιμάνι (α (κ), β (κ), γ (κ), s (κ), γ (κ 1))?
τέλος παράγουν προσθήκες?
τέλος struct?i χρησιμοποιήστε την ακόλουθη δέσμη ενεργειών στο Synopsys
που search_path / home / kanagno / σχέδια / hardware / αθροιστής
που link_library / usr/synopsys/umc_libraries/UMCL18U250D2_2.4/design_compiler/umcl18u250t2_typ.db
που target_library / usr/synopsys/umc_libraries/UMCL18U250D2_2.4/design_compiler/umcl18u250t2_typ.db
που symbol_library / usr/synopsys/umc_libraries/UMCL18U250D2_2.4/design_compiler/umcl18u250t2.sdb
Αναλύουμε-VHDL format adder.vhd
επεξεργαστεί αθροιστής
Αναλύουμε-VHDL format adder_n.vhd
επεξεργαστεί adder_n
σύνδεσμός
uniquify
compile
write-format VHDL-synthesized.vhd εξόδου

Τώρα Πως μπορώ να χρησιμοποιήσω το synthesized.vhd σε modelsim προκειμένου να συλλάβει τη μεταγωγή δραστηριότητα του σχεδιασμού με τη χρήση testbench αρχείο;

 

[Elektor]

Γεια σου,

Πρέπει να έχετε να πρωτόγονων ζωτική σημασία για την τεχνολογική βιβλιοθήκη σας (πχ. UMC)

Σε Modelsim θα συγκεντρώνουν όλες τους πρώτους και επόμενο συγκεντρώνουν netlist σας από DC.
Στο τέλος θα compile testbench.
Και:
1.Initalize προσομοίωση σε MTI
2.VCD αρχείο your_name.vcd
3.VCD προσθήκη / your_tb / * (ή-σε,-out, λιμένες,-inout)
4.VCD flush
5.τρέχει (π.χ. μας 10)
6.quit-sim

και τώρα έχετε το δικό σας. VCD αρχείο

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Χαμόγελο" border="0" />Αφορά:
Elektor

 

[etherios]

Τι εννοείς με ζωτικό πρωτόγονων;

 

[Elektor]

Γεια σου,

Vital πρωτόγονων Οι ειδικές βιβλιοθήκες προσομοίωσης από τον προμηθευτή βιβλιοθήκης.
Αυτές οι βιβλιοθήκες έχουν πληροφορίες πώς συμπεριφέρονται απλά στοιχεία κατά τη διάρκεια της προσομοίωσης
(π.χ. AND, OR, DFF)

Χαιρετισμοί
Elektor

 

[etherios]

i ok χρησιμοποιήστε την ακόλουθη ροή και εγώ ήθελα να ζητήσω τη γνώμη σας
i σύνθεσης των adder.vhd χρησιμοποιώντας την ακόλουθη δέσμη ενεργειών

που search_path / home / kanagno / σχέδια / hardware / αθροιστής
που link_library / usr/synopsys/umc_libraries/UMCL18U250D2_2.4/design_compiler/umcl18u250t2_typ.db
που target_library / usr/synopsys/umc_libraries/UMCL18U250D2_2.4/design_compiler/umcl18u250t2_typ.db
που symbol_library / usr/synopsys/umc_libraries/UMCL18U250D2_2.4/design_compiler/umcl18u250t2.sdb
Αναλύουμε-VHDL format adder.vhd
επεξεργαστεί αθροιστής
compile
report_cell
write-format VHDL-synthesizedAdder.vhd εξόδου

i χρησιμοποιήστε την ακόλουθη δέσμη ενεργειών για να συνθέσουν την adder_n

που search_path / home / kanagno / σχέδια / hardware / αθροιστής
που link_library / usr/synopsys/umc_libraries/UMCL18U250D2_2.4/design_compiler/umcl18u250t2_typ.db
που target_library / usr/synopsys/umc_libraries/UMCL18U250D2_2.4/design_compiler/umcl18u250t2_typ.db
που symbol_library / usr/synopsys/umc_libraries/UMCL18U250D2_2.4/design_compiler/umcl18u250t2.sdb
Αναλύουμε-VHDL format synthesizedAdder.vhd
επεξεργαστεί synthesizedAdder

Αναλύουμε-VHDL format adder_n.vhd
επεξεργαστεί adder_n
σύνδεσμός
uniquify
compile
write-format VHDL-synthesizedAdderN.vhd εξόδου

τότε Modelsim μπορώ να δημιουργήσω ένα έργο με synthesizedAdderN.vhd synthesizedAdderN.vhd και EXOR2D1, AO22D1 ζωτικά όργανα
τότε μπορώ να χρησιμοποιήσω το Elektor σενάριο έγραψε
Έχω 2 ερωτήσεις
1.Το κελί προσθήκη είναι syntesized με Exor και πύλες Ao22 πράγμα που σημαίνει ότι στο κελί προσθήκη αυτή υπάρχει μια εσωτερική σήμα.Είναι η αλλαγή δραστηριότητα του σήματος αυτού που αλιεύονται κατά τη VCD αρχείο;
2.για έναν πολλαπλασιαστή 8x8 με αριθμό 200000 και δοκιμές των παράγεται VCD αρχείο είναι ~ 2GB Τι μπορώ να κάνω για να μειωθεί το μέγεθος;

PS mate Elektor σας ευχαριστώ

 

[Elektor]

Γεια σου,

Script σας ...
Νομίζω ότι θα είναι καλύτερα αν χρησιμοποιείτε δέσμη ενεργειών με αυτό τον τρόπο:

(..)
Αναλύουμε-VHDL format adder.vhd
Αναλύουμε-VHDL format adder_n.vhd
επεξεργαστεί adder_n
(..)

Ad 1.
Ίσως τεκμηρίωση Modelsim σας βοηθήσει.
Modelsim -> Command Αναφορά -> VCD προσθήκη

Ad 2.
Πρώτη σε όλα ...Θα μπορούσατε να μου πείτε γιατί χρειάζεται VCD αρχείο;Για Αναλύστε Power είναι;

 

[suituse]

Με συγχωρείτε, έχω μερικές ερωτήσεις.

1) Αν μπορώ να χρησιμοποιήσω το VCD αρχείο για να κάνω ανάλυση εξουσία, η οποία VCD εντολή πρέπει να χρησιμοποιήσω;το "VCD προσθέτουν" ή το "VCD dumpports";Ειπώθηκε ότι η VCD αρχείο που παράγεται από την πρώην δεν περιέχει τις πληροφορίες δύναμη (μόνο το 0 \ 1 \ X \ Z), αλλά η τελευταία αυτή.
Είναι ο πρώην αρκετή για την ανάλυση εξουσία;

2) Και ως προς την ανάλυση εξουσία, οι δραστηριότητες λεπτομέρεια τις πύλες της σε όλες τις ενότητες θα πρέπει να συλλαμβάνει, Μπορώ να χρησιμοποιήσω αυτή την εντολή: VCD add-r-αρχείο design.vcd / test_bench / DUT / * να συλλάβει τα μηνύματα σε όλες τις περιφέρειας;

Σας ευχαριστώ για να μου λέει γι 'αυτό

 

[etherios]

Εντάξει, σύμφωνα με το εγχειρίδιο VCD προσθέσετε αιχμαλωτίζει τις αλλαγές στην εσωτερική μεταβλητές.

Όλη αυτή η φασαρία είναι επειδή θέλω να το εισαγάγει στην PRIMEPOWER
Τελευταία επεξεργασία από etherios στις 10 Γενάρη 2005 13:51? Επεξεργάσθηκε 1 φορά συνολικά

 

[Elektor]

Hi suituse,

Ad1.Η χρήση "VCD προσθέσει" διδασκαλίας.Ξέρω ότι "VCD προσθήκη" που έχουν παραχθεί VCD αρχείο σε μορφή VCD και "VCD dumpports" VCD αρχείο σε μορφή EVCD, αλλά εγώ dont πως ο Πρωθυπουργός Power μπορούν να χρησιμοποιήσουν πρόσθετες πληροφορίες από EVCD.
Μεγάλη σημασία έχουν καλές παρασιτικές εκχύλισης (SDF) και ρολόγια δρομολόγησης για αριθμούς εξουσία.
Ad2
Νομίζω ότι χρησιμοποιείτε αυτή την εντολή σωστά.

Hi etherios,
Πρέπει να γνωρίζετε ότι η δύναμη ανάλυση βασίζεται σε αριθμητικός μέσος όρος όλων των δραστηριοτήτων.Ίσως δεν χρειάζεται όλες αυτές οι δοκιμές για τους αριθμούς εξουσία πραγματικότητα.
Άλλη λύση είναι η χρήση. Fsdb μορφή αρχείου αντί του. VCD αρχείου.
Αλλά σε αυτή την περίπτωση θα πρέπει Debussy nWave μαλακό.

Αφορά:
Elektor

 

[etherios]

το πρόβλημα είναι ότι η εξουσία είναι επίσης μέχρι την χωροχρονική εξάρτηση από τις εισόδους ούτως ώστε να μετρηθεί η ακριβής δύναμη που χρειάζεστε αυτό το είδος της προσομοίωσης.

Αν κάποιος ξέρει τι μπορώ να κάνω με το μέγεθος του αρχείου VCD plz πείτε μου