Κυματισμός φωνής AMS - σύνδεση κανόνες

[atamez]

ενημέρωση - βρήκα τη βιβλιοθήκη και connect_lib amsConnectLibCompile, και πιστεύω ότι έχω εγκαταστήσει τη νέα βιβλιοθήκη σωστά. Ωστόσο, τώρα κατά τη διάρκεια της εκπόνησης παίρνω το εξής σφάλμα: ncelab: * Ε, CUVNCM (/ SAR_cap_array / test_adc_ahdl / σχηματικό / verilog.vams, 91 | 57.).: Δεν μονάδα σύνδεσης βρέθηκαν: Χρειάζεστε μια θύρα εισόδου των διακριτών λογική πειθαρχία, και μια θύρα εξόδου συνεχούς τάσης πειθαρχίας sample_out), vrefpcontp (vrefpcontp [11:00]), dout (dout [11:00]))?... Στις επιλογές επεξεργασία που έχω δοκιμάσει connectrules ενότητα «mixedsignal» και «connrules_18V_basic». Κάθε μία από αυτές τις ενότητες δηλώνει μια elect2logic, logic2elec, και BIDIR σύνδεσης κανόνα - έτσι δεν καταλαβαίνω γιατί η elaborator δεν είναι σε θέση να εργαστούν. Μπορώ να δημοσιεύσετε τις ενότητες σύνδεσης, εάν είναι απαραίτητο, αλλά είναι αυτοί που ήρθαν με το κιτ - $ LDV_DIR / εργαλεία / affirma_ams / etc / connect_lib Ακόμα θα εκτιμήσουν την οποιαδήποτε είσοδο όμως. Ευχαριστώ!

 

[DenisMark]

Είχα το ίδιο πρόβλημα όταν έχω σπουδάσει AMS-προσομοίωση με τροπολογίες-σχεδιαστή. Δεν ξέρω τη σωστή λύση μέχρι, αλλά το έκανα. 1. Δημιουργία lib, πρώην. "AmsLib" 2. Δημιουργία cellviews για e2l και L2e συνδεθείτε ενότητες στο lib ("σύμβολο" και "verilogams" θέα) 3. Δημιουργία cellview για τη μονάδα σύνδεσης κανόνες στο lib ("verilogams" προβολή). Ονομάστε το ως «mixedsignal» 4. Δώστε σύνδεσμο "mixedsignal σε elaborator Καλή τύχη

 

[atamez]

Ευχαριστώ για τη συμβολή σας. Έκανα βρείτε τη βιβλιοθήκη σύνδεσης και ήταν σε θέση να το υπολογίσουν. Ήταν σε $ LDV_INST_DIR / εργαλεία / affirma_ams / κλπ. Το ερώτημά μου είναι τώρα σε σχέση με καταρτίζονται Verilog-AMS κώδικα. Υπάρχουν μερικά πρότυπο ψηφιακό κύτταρα που ήρθαν με κιτ μου, και ήμουν με τη χρήση cmos_sch τις απόψεις τους σε φάντασμα. Κατά τη διάρκεια netlisting AMS δημιουργήθηκε verilog.vams απόψεις για αυτά τα κύτταρα. Τώρα κατά τη διάρκεια της εκπόνησης παίρνω λάθη (βλέπε αρχικό μήνυμα), και δεν ήθελε τις περιπτώσεις τρανζίστορ. Έτσι, η ερώτησή μου είναι, σε Verilog-AMS ποιος είναι ο σωστός τρόπος για να υπόσταση MOS συσκευές;

 

[DenisMark]

Δεν θυμάμαι. U μπορεί να κοιτάξει για Cadence τεκμηρίωση (για την πρώην. Verilogamsref).

 

[atamez]

[Quote = DenisMark] δεν θυμάμαι. U μπορεί να κοιτάξει για Cadence τεκμηρίωση (για την πρώην. Verilogamsref). [/Quote] Έχω την περιπλάνηση του Cadence τεκμηρίωσης (cdsdoc) για λίγο, αλλά απλά δεν μπορείτε να βρείτε ακριβώς αυτό που ψάχνω. Έχω, επίσης, μετά το φροντιστήριο AMS με περιορισμένη επιτυχία. Ευχαριστώ όμως για την απάντησή σας.

 

[DenisMark]

Δοκιμάστε να πληκτρολογήσετε "nchelp ncelab SPPBYN" στην κονσόλα για λεπτομερή βοήθεια. (Να το δοκιμάσω, αλλά δεν έχει λειτουργήσει σε LDV5.0).

 

[atamez]

Τώρα νομίζω ότι παίρνουμε κάπου [182]% -: nchelp ncelab SPPBYN nchelp: 05,40-P004: (γ) Πνευματικά δικαιώματα 1995 - 2004 Συστήματα Cadence Design, Inc ncelab / SPPBYN = Σπεκτρ και πρωτόγονων μπαχαρικό μπορεί να έχει μόνο λιμένες που θα συνδέονται με διάταξη. Εντάξει, έτσι ώστε σε σύντομο MOS αν η συσκευή μου έχει τέσσερις θύρες (ζ, S, D, β) Πρέπει να δημιουργηθεί χωρίς την instantiations. G (x). S . Δ (z). Β (/ GND!) σύμβαση. Θα ψάξω για μια επιλογή ή netlisting συλλογή που περιγράφει αυτό. Ευχαριστώ!

 

[DenisMark]

Χρησιμοποιώ IC5.1.41 & LDV5.0, μέρος των netlist για πρωτόγονων μοιάζει αντίσταση # (r (1K).) (* Library_binding ακέραιος = "analogLib"? *) R0 (NETZ9, cds_globals \ GND.!)? Φορώ ξέρω όπου u μπορεί να αλλάξει τις επιλογές netlister (u έχω νεότερη έκδοση βλέπω). Επιβεβαίωση ιδιοτήτων CDF των περιπτώσεων από το "cmos090" lib, μπορεί να βοηθά στην κα.

 

[datone520]

μπορείτε να πείτε με σαφήνεια σχετικά με το σωστό τρόπο για να υπόσταση MOS συσκευές; atamez; χάρη

 

[datone520]

Δεν έχετε ιδέα για περισσότερο αυτό το ζήτημα; ανταλλαγή σας θα apprieated