Κορυφαίοι μηδέν επιβραδυντής

G

Galos

Guest
Γεια σου, Μπορεί κάποιος να με βοηθήσει με τον κώδικα verilog από τους κορυφαίους μηδέν επιβραδυντής. Εργασίας του φαίνεται λίγο δύσκολο! Κάθε είδους βοήθεια θα εκτιμηθεί ... Ευχαριστώ :)
 
leading_zero μονάδα (είσοδος [BIT_W-1: 0] d_in, εξόδου reg [BIT_W-1: 0] d_out, εξόδου reg [NR_W-1: 0] nr_of_zero, εξόδου reg [NR_W-1: 0] one_position)? localparam BIT_W = 16, NR_W = log2 (BIT_W)? reg [BIT_W-1: 0] CLR? genvar i? δημιουργήσει για (i = 0? i
 

Welcome to EDABoard.com

Sponsor

Back
Top