Ερωτήσεις για PLL jitter

L

leonwang

Guest
Με συγχωρείτε, πώς να προσομοιώσουν την jitter ενός σχεδιασμένου PLL; BTW, μπορώ να χρησιμοποιήσω το ρυθμό εργαλεία. Και πώς να μειώσει το jitter; Υπάρχει κάποια βελτιστοποιήσεις εκεί; Ευχαριστώ πολύ.
 
Υψηλή φίλτρο τάξη και τα χρηστά VCO μπορεί να συμβάλει στη βελτίωση του jitter.
 
υψηλότερο κέρδος μπορεί να βελτιώσει τις επιδόσεις, αλλά το jitter των εισροών παίζει περισσότερο, αν η είσοδος δεν είναι καθαρή, μπορείτε να ανατρέξετε σε κάποια χαρτιά του γκρι ή Lee
 
Θα πρέπει να σχεδιάσετε με προσομοίωση σας στο στάδιο της μεταβίβασης το ποσοστό εξοικονόμησης (από / σε κέρδος φάση) και τώρα μπορείτε να βελτιστοποιήσετε LPF σας για την ανάγκη σας (δηλαδή την ελαχιστοποίηση του jitter), υποθέτω ότι η προσομοίωση σας είναι στον τομέα φάση. Αν jitter σας εξακολουθεί να μην είναι καλή από ό, τι θεωρούν θορύβου στο VCO / POWER / Διάταξη.
 
FFT + διάγραμμα μάτι προσεκτικοί σχετικά => Διάταξη, Διάταξη και Διάταξη
 
Γεια σου, η επιλογή του VCO είναι επίσης αναγκαία. Υπάρχουν λίγα VCO είναι ότι είναι καλύτερα από άλλα για συγκεκριμένη εφαρμογή. Το πηνίο παίζει πολύ μεγάλο ρόλο. Εάν χρησιμοποιείτε την αντλία φόρτισης, θα πρέπει επίσης να αναλάβει τη φροντίδα του γεννήτρια συχνότητας αναφοράς. BR M
 
Ευχαριστώ όλους σας. 1. Χρησιμοποιώ τα εργαλεία της Cadence. Παρακαλώ πείτε μου πώς να προσομοιώσουν την jitter με αυτό. Αν διάγραμμα μάτι, είναι η ακρίβεια δεν είναι ικανοποιητική; Εάν FFT, παρακαλώ να μου πείτε πώς να μεταφέρει με αυτό. 2. Ι που σχεδιάζονται για το VCO με OSC δαχτυλίδι. Έτσι, είναι κάποια δεξιότητα του σχεδιασμού για το χαμηλό jitter από VCO εκεί; 3. Μέχρι τώρα, έκανα κάτι για να κάνουν την άνοδο και πτώση του χρόνου του σήματος από ψηφιακό τμήμα ίσο, τρέχουσα αντιστοιχία, κλπ. Τι πρέπει να κάνω άλλο; Ευχαριστώ και πάλι.
 
χρήση φάντασμα και να προσθέσετε ένα VDC με ένα βήμα ac POS-διαχωριστικό πρέπει να retimed
 
Μπορείτε να αναλύσει το θόρυβο φάση του VCO. Χρησιμοποιώντας ένα αθόρυβο VCO να αναλύσει το δάπεδο του θορύβου που προκαλείται από τη φάση της αντλίας χρέωση και dectector χρησιμοποιώντας φάντασμα.
 
Πώς να προσομοιώνουν το θόρυβο φάσης του VCO; Χρησιμοποιώντας Hspice ή matlab; Οποιοσδήποτε έχει κάποια Matlab M-αρχείο ή Simulink αρχείο για το θέμα αυτό;
 
μπορείτε να κάνετε θόρυβο φάσης και μετά από αυτό να μετατραπεί σε jitter
 
Πώς να δημιουργήσει τον θόρυβο φάσης και τη μετατροπή του σε jiter; Χρησιμοποιώντας Hspice ή matlab;
 
Αν θέλετε να προσομοιώσουν την PLL jitter, προσπαθήστε να προσθέσετε τα πηνία στην εξουσία και του εδάφους σας για την προσομοίωση της οριοθέτησης σύρμα παρατηρούν στη συνέχεια η μεταβολή τάσης ελέγχου.
 
hello huanchou, ότι θα πρέπει να μου δώσει το jitter κατά πάσα πιθανότητα προκλήθηκε από τη συσκευασία thats που etc.ok fine.suppose έχω ένα 10mv διακυμάνσεις όσον αφορά την κυμάτωση στην τάση ελέγχου της vco.is σωστό από την άποψη των προδιαγραφών συχνότητα του jitter που jitter μου = 10ε-3 * (αύξηση του VCO) / (2 * pi). τότε πώς να μετατρέψει αυτό σε μια προδιαγραφή του χρόνου. Amarnath αφορά
 
μπορείτε να βρείτε πληροφορίες σχετικά με τη μέτρηση του jitter από h ** p: / / σχεδιαστές-guide.com. Εδώ είναι μια σύνδεση για τη μέτρηση του jitter. h ** p: / / www.edaboard.com/ftopic78882.html
 
Έχω διαβάσει στις περισσότερες εργασίες σε IEEE ότι η pfd δεν είναι μια σημαντική μαθήματος της jitter.but dont u σκεφτείτε ότι αν IAM χρησιμοποιώντας ad κτύπημα αρχιτεκτονική flop με ελάχιστη καθυστέρηση της λένε 12ps, προκειμένου να ελαχιστοποιηθεί σε μεγάλο βαθμό νεκρό-zone.then τους παλμούς μου παράγεται από το pfd όταν σε κατάσταση κλειδώματος θα προκαλέσει μια κυμάτωση στην τάση ελέγχου που οδηγεί σε jitter συχνότητας, αν μπορώ να χρησιμοποιήσω ένα χαμηλό φίλτρο για το φιλτράρισμα το μεγαλύτερο μέρος του, αν έχω μια μέθοδο για την εξάλειψη των κυμάτωση της τάσης ελέγχου μετά κλειδαριά, δεν θα ελαχιστοποιήσει jitter συχνότητας μου και επίσης θα πρέπει να ελαχιστοποιεί το θόρυβο φάση του VCO από το θόρυβο φάση θα επηρεαστούν από τυχόν παράπλευρες σχετικά με τον έλεγχο voltage.please μου πείτε αν αυτά τα πράγματα είναι σωστές. Amarnath αφορά
 
Γεια σου, Amarnath, pfd είναι κυρίως couse του τι SPE του pll; Έχω, επίσης, ένας μεγάλος κυματισμός όταν pll μου είναι κλειδωμένο, και ο κυματισμός δεν είναι decresed Γουίτ πέρασμα του χρόνου, ποια είναι η κύρια αιτία αυτού του jitter; θα πρέπει να χρησιμοποιήσετε ένα βαθυπερατό φίλτρο για να decrese αυτό κυματισμός, ο κυματισμός πήρε ένα timepieriod της 2us δείτε foem την votage έλεγχο του VCO
 
Ποια είναι η συχνότητα ur refernce ελέγξει τους κυματισμούς μπορεί να είναι από τις αναφορές σπιρούνια khouly
 
ναι ur δικαίωμα extent.when u προσομοίωση ur pll χωρίς εκθέτοντάς την σκληρή για τα τσιπ περιβάλλον , τότε u μπορεί να σκεφτεί αυτός είναι ο μόνος reason.the κυματισμός στον έλεγχο μπορούν να ελαχιστοποιηθούν σε ένα καλό βαθμό από την αύξηση της αξίας της χωρητικότητας, η οποία είναι σε σειρά με ur αντίσταση (ΙΑΜ μιλάμε για το φίλτρο που χρησιμοποιείται για χρέωση αντλία PLL τύπου ). αλλά υπάρχει και πάλι μια συμβιβαστική λύση, όταν u το κάνετε αυτό, διότι ur μειώνεται το εύρος ζώνης βρόχου, οι οποίες θα επηρεάσουν time.so κλειδώματος ένα καλύτερο πράγμα που κάνει είναι να χρησιμοποιήσει ένα άλλο είδος pfd που δεν θα εξόδου επαναφορά οσπρίων, ακόμη και μετά την κλειδαριά. Amarnath αφορά
Click to expand...
 
χάρη, Amarnath, μου PLL είναι ένα είδος χρέωση αντλία PLL, το πρόβλημά μου είναι όταν pll μου είναι κλειδωμένο, δείτε από το votage έλεγχο του VCO, θα δείτε μια μεγάλη και χαμηλή συχνότητα της (περίπου 120khz) κυματισμός, και ο κυματισμός votage πήρε ένα ampiltude τόσο μεγάλη όσο 2mv, έτσι ώστε η frequnce εξόδου του VCO έχει μια μεγάλη παραγωγή, όπως 200kHz από τη συχνότητα της μεταφορέα. [Size = 2] [color = # 999999] Προστέθηκε μετά από 4 λεπτά: [/color] [/size] VCO κέρδος μου για 50MHz / v, έτσι ώστε η 2mv κυματισμός δεν είναι aceptable, αλλά αυτό το χαμηλό frequnce δεν μπορεί να descresed με χαμηλοπερατό φίλτρο, becase αυτό θα χρειαστεί ένα χαμηλό εύρος ζώνης, χαμηλό Gian φίλτρο, μπορεί να γίνει πραγματικότητα; γι 'αυτό θέλουν να ξέρουν τι είναι ο κύριος λόγος αυτής της κυμάτωσης είδος [size = 2] [color = # 999999] Προστέθηκε μετά από 14 λεπτά: [/color] [/size] 2 khouly το PLL είναι μια κλασματική pll, έτσι αναφορά μου συχνότητα της είναι 20Mhz, ο χώρος είναι 300Khz, έτσι είναι μια κλασματική κίνητρο; [Size = 2] [color = # 999999] Προστέθηκε μετά από 6 λεπτά: [/color] [/size] Αυτό είναι ένα κυματισμός δείς από contral votage του VCO όχι, προωθούν την δείτε από VCO συχνότητα της εξόδου, έτσι νομίζω ότι δεν είναι η κίνητρο αναφοράς
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top