Δυσλειτουργίες στην πύλη ΚΑΙ με δύο εισόδους

[khaila]

υποτίθεται ότι μία πύλη ΚΑΙ με δύο εισόδους. Στην πράξη υπάρχει υποτίθεται ότι είναι διαφορετική καθυστέρηση για τις εισροές που σημαίνει ότι υπάρχει η δυνατότητα να παράγουν glitchs. Είναι necessery να smaple εξόδου κάθε πύλης από FF?

 

[ahmad_abdulghany]

Assalaamo alaykom Στην πραγματικότητα, δεν ξέρω τι u εννοούμε με τον όρο «δύο εξόδους της πύλης"! Δεν την πύλη ΚΑΙ έχει μόνο μία έξοδο; Ή έχετε συγκεκριμένα διαφορετική περίπτωση; Αποσαφήνιση και διορθώστε με αν κάνω λάθος, τις καλύτερες ευχές, Ahmad,

 

[khaila]

Δύο εξόδου? όπου δεν μπορείτε να το δείτε. Ποτέ δεν έγραψε δύο εξόδους! παρακαλώ εκ νέου ειδοποίηση!

 

[ankit12345]

σε μια μεγάλη συνδυαστικό κύκλωμα με πολλές πύλες .................. κάθε πύλη θα έχει κάποια βλάβη ........ αλλά η απαιτούμενη απόδοση θα είναι stabe για την πολύχρονη ........... η συνολική παραγωγή κύκλωμα Combi θα αλλάξετε πολλές φορές πριν από τον διακανονισμό που απαιτούνται για την κατάσταση ......... αρκετά για να της έχει φράγκα στο τέλος του CKT Combi μόνο ........ αν ο συνδυασμός έχει πάρα πολλές πύλες .......... φορά δυσλειτουργία είναι περισσότερο ....... ποια αποτελέσματα είναι ένα ρολόι με μεγαλύτερη timeperiod ...........

 

[arp]

Επειδή μπορεί να προκαλέσει δυσλειτουργίες τυχαία O / P, χρησιμοποιούμε ένα flipflop στο o / p ενός combi CKT. όπως είπε Ankit u πρέπει να βεβαιωθείτε ότι το o / p του Combi CKT πρέπει να διευθετηθούν πριν από την άκρη CLK να αποφευχθεί οποιαδήποτε τυχαία η συμπεριφορά! Αυτό σημαίνει ur περίοδο CLK εξαρτάται από αυτό!

 

[shivakumar043]

Γεια σου, αν το κύκλωμά σας είναι σύγχρονη, δεν χρειάζεται να warry

 

[yaseen1]

Αυτό είναι λόγω των διαφορετικών καθυστερήσεων στις πύλες

 

[shahal]

Αν έχετε Ασύγχρονης λογική (YUCK!), αν και δυσλειτουργία σας δεν παραβιάζει την "διάρκεια παλμού" spec για έξοδο λογική σας, θα πρέπει να είναι ΟΚ, δηλαδή θα περάσετε προσομοίωσης, κλπ. Ωστόσο, αυτό είναι κακό, διότι με βαθιά επιμέρους -micron, OCV παράγοντες θα μπορούσαν να προκαλέσουν βλάβες στο τσιπ.

 

[khaila]

PPL δεν απαντήσετε quastion μου. Θα σας εξηγήσω το πρόβλημά μου. Ας θεωρηθεί ΚΑΙ πύλη με δύο εισόδους, που είναι drived ΥΨΗΛΗ simulatnaly: Στην πραγματικότητα το μήκος του τα ίχνη που οδηγούν τόσο εισόδου δεν είναι ίσοι. Επειδή η diffrente μήκος των ιχνών το υψηλό επίπεδο δεν θα οδηγούν τις εισόδους excatlly τη στιγμή. Στη συνέχεια, πάντα υπάρχει posibality για δυσλειτουργίες. Είναι σημαίνει ότι θα πρέπει να λαμβάνει δείγματα από κάθε σήμα πριν από την οδήγηση των εισόδων. Είναι σωστό?

 

[shahal]

[Quote = khaila] Είναι σημαίνει ότι θα πρέπει να λαμβάνει δείγματα από κάθε σήμα πριν από την οδήγηση των εισόδων. Είναι σωστό? [/Quote] Παρακαλώ βοηθήστε να καταλάβω, τι εννοείτε με δείγμα; Εάν γνωρίζετε παλμούς σας είναι un-ίσου μήκους, τότε ναι έχετε δυσλειτουργία. Υποθέτω ότι έχω κάποιες ερωτήσεις: 1) προσπαθείτε να αποφύγετε τις δυσλειτουργίες; 2) Οι μπορείτε να προσθέσετε το σχεδιασμό δυσλειτουργία; 3) Οι δοκιμές που ένα ήδη υπάρχον κύκλωμα; Για τη δεύτερη περίπτωση, νομίζω ότι μια κακή πρακτική του σχεδιασμού για να σχεδιάσετε για δυσλειτουργίες. Οι πιο έμπειροι σχεδιαστές μπορούν να υποβάλουν παρατηρήσεις σχετικά με αυτό. Για την πρώτη περίπτωση, μπορείτε να συγχρονίσετε τις εισόδους ίσως με ένα ζευγάρι σαγιονάρες της, και πάλι πιο έμπειροι μπορούν να σχολιάσουν designesr καλύτερα σε αυτό. Τέλος, για την τρίτη περίπτωση, αυτό ακριβώς είναι που προσπαθεί να επιτύχει;

 

[ankit12345]

Οι δύο ακροδέκτες εισόδου θα έχουν διαφορετικές capacetancess. Αν u ξέρει ότι εισόδου το οποίο έχει περισσότερο φορτίο ...... τότε, αν μία από τις ur εισόδου είναι πάντα έρχεται πιο γρήγορα από ό, τι άλλο ... από τη σύνδεση γρηγορότερη είσοδο στην εν λόγω καρφίτσα με περισσότερο φορτίο. Νομίζω ότι αυτό συμβαίνει rarly.

 

[NuttyAvatar]

Υποθέτοντας ότι το o / p οδηγεί τελικά εισόδου flop, ίσως Flop / μάνταλο τις 2 εισόδους οδήγηση από την πύλη με την αρνητική ακμή του ρολογιού;

 

[tdminion]

Απλώς βαριούνται, πίστευα ότι θα ανταποκριθούν. Δυσλειτουργίες θα εμφανίζονται πάντα στην έξοδο μία πύλη ΚΑΙ όταν οι είσοδοι είναι αντίθετο και το 1 -> 0 μετάβαση στην είσοδο Χ εμφανίζεται πριν από το 0 -> 1 μετάβαση στην είσοδο Υ (δηλαδή το αναπτυσσόμενο δίκτυο είναι εν συντομία). Εάν οι είσοδοι αλλάξει αρκετά κοντά στο χρόνο, η σειρά-για την ώρα των τρανζίστορ θα φιλτράρει την δυσλειτουργία. Εάν βασίζεστε στην έξοδο προς βλάβη ποτέ .... τότε μάλλον δεν σχεδιάζει σωστά ..... ή θα πρέπει να κρεμάσει έξω με Αναλογική σχεδιαστές