S
staraimm
Guest
Μήπως όλοι συναντήθηκε την κατάσταση:
Χρησιμοποίησα το Spartan-3 FPGA chip και πυρήνα PIPE από Xilinx εταιρεία να υλοποιήσει το έργο μου.Στο σχεδιασμό, έγραψα ένα διακόπτουν ελεγκτή, σύμφωνα με τη λογική τεκμηρίωση πυρήνα PIPE.
Το γεγονός είναι ότι εάν η αίτηση διακοπής συχνότητα είναι χαμηλή, η διακοπή ελεγκτής μπορεί να λειτουργήσει καλά.Αλλά αν η συχνότητα είναι πολύ υψηλό, φαίνεται ότι η CPU δεν μπορεί να λάβει τη διακοπή από τη διακοπή ελεγκτή.
Νομίζω ότι ο ελεγκτής είναι νεκρός.
Πιστεύει κανείς να μου δώσει οποιαδήποτε πρόταση;
Χρησιμοποίησα το Spartan-3 FPGA chip και πυρήνα PIPE από Xilinx εταιρεία να υλοποιήσει το έργο μου.Στο σχεδιασμό, έγραψα ένα διακόπτουν ελεγκτή, σύμφωνα με τη λογική τεκμηρίωση πυρήνα PIPE.
Το γεγονός είναι ότι εάν η αίτηση διακοπής συχνότητα είναι χαμηλή, η διακοπή ελεγκτής μπορεί να λειτουργήσει καλά.Αλλά αν η συχνότητα είναι πολύ υψηλό, φαίνεται ότι η CPU δεν μπορεί να λάβει τη διακοπή από τη διακοπή ελεγκτή.
Νομίζω ότι ο ελεγκτής είναι νεκρός.
Πιστεύει κανείς να μου δώσει οποιαδήποτε πρόταση;