Γιατί χρόνος τύπος δεδομένων είναι 4-σε κατάσταση verilog σύστημα;

Y

yourcheers

Guest
Μήπως κάθε οργανισμός έχει την παραμικρή ιδέα σχετικά με το γιατί είναι datatype TIME 4-σε κατάσταση System verilog. Είναι λογικό να έχουν "Λογική", "Reg" & "Ακέραιος" 4-κράτος. Αλλά γιατί ο χρόνος;
 
Το χρόνο ο τύπος δεδομένων είναι ένα συνώνυμο για reg [63:0] Αυτός είναι ο τρόπος με τον οποίο ορίζεται σε Verilog, το οποίο είχε μόνο 4-κρατικών αξιών. Αρχικά χρόνο και ακέραιο ήταν un-μεγέθους, έτσι ώστε η εφαρμογή θα μπορούσε να επιλέξουν τα μεγέθη που ήταν η βέλτιστη για μια συγκεκριμένη εφαρμογή, αλλά αργότερα καθορίστηκε σε 64-bit στο ΙΕΕΕ. SystemVerilog εισήγαγε 2-κράτος αξίες, αλλά δεν θα μπορούσε να αλλάξει τον ορισμό του χρόνο για λόγους συμβατότητας προς τα πίσω.
 
Γεια ο Dave Rich, ευχαριστώ για την εξήγηση. Μόνο οι άνθρωποι που μαρτυρούν την εξέλιξη της SV μπορεί να απαντήσει σε αυτό. Ευχαριστώ για τη βοήθεια.
 

Welcome to EDABoard.com

Sponsor

Back
Top