Γεννήτρια τυχαίων αριθμών

[StevieChalmers]

Χρειάζομαι μια γεννήτρια τυχαίων αριθμών γραμμένο σε VHDL για την παραγωγή φυσικού αριθμούς από 0 έως 15. Υπάρχει κάποιος που έχει κάτι παρόμοιο με αυτό (όπως και κάθε φυσικό γεννήτρια αριθμών); Οποιαδήποτε βοήθεια θα εκτιμηθεί πολύ. Ευχαριστώ εκ των προτέρων.

 

[tarkyss]

http://www.opencores.org/projects.cgi/web/rng_lib/overview Αυτή η βιβλιοθήκη έχει λειτουργίες για την παραγωγή καλής ποιότητας τυχαίους αριθμούς σε ένα περιβάλλον VHDL testbench. Οι λειτουργίες δεν θα συνθέσει.

 

[leongch]

γεια, αν οι εργασίες δεν είναι synthesizable σημαίνει ότι λοξοτομείτε το κατεβάσετε πάνω στο FPGA και να υλοποιήσει αυτό; Θέλω να επιβεβαιώσω διότι οι τελικοί Frenz του έργου μου χρόνια ενδέχεται να απαιτήσει την γεννήτρια τυχαίων αριθμών, ως μέρος του έργου του και το σχέδιο πρέπει στο τέλος να μπορούν να κατεβάσετε στο FPGA και reliaze αυτό ... ευχαριστίες

 

[Iouri]

ΒΙΒΛΙΟΘΗΚΗ IEEE? ΧΡΗΣΗ IEEE.std_logic_1164.all? ΦΟΡΕΑ PSP είναι ΛΙΜΑΝΙ (CLK: σε std_logic? Επαναφορά: σε std_logic? Init_value: σε std_logic_vector (8 downto 0)? Dout: από std_logic)? ΤΕΛΟΣ psp? ΑΡΧΙΤΕΚΤΟΝΙΚΗ rus του PSP είναι το σήμα REG: std_logic_vector (8 downto 0)? ΑΡΧΙΣΕΙ διαδικασία (CLK, επαναφορά, init_value) αρχίσουν εάν επαναφέρετε = '1 'τότε reg

 

[moorthi]

Γεια χρησιμοποιήσετε ένα 4-de-Στάδιο Bruijn γεννήτριας ακολουθίας και λαμβάνουν όλα τα τέσσερα κομμάτια σαν έξοδο. Για περίπου de-Bruijn τύπου genenerator "De Bruijn ακολουθία" στα αποτελέσματα αναζήτησης Google.

 

[ahmad_abdulghany]

μπορείτε απλά να χρησιμοποιήσετε οποιοδήποτε αριθμό D-FF (ανάλογα με το μήκος λέξης που χρειάζεστε για να δημιουργήσετε το τυχαίο αριθμό σας όπως ο αριθμός των Σαγιονάρες ίσο με τον αριθμό των bits ανά λέξη) καταρράκτη με τα FFs εξόδου του τελευταίου σταδίου που συνδέονται με την είσοδο της πρώτο στάδιο μετά XNOR ή πύλες XOR .. αυτό θα δημιουργήσει τυχαίων αριθμών των n-bit .. στη συνέχεια μπορείτε να χρησιμοποιήσετε απλά VHDL για να πάρει το απαιτούμενο κώδικα αυτό .. Ελπίζω ότι helpls .. Ahmad,

 

[vomit]

Αυτή είναι μια συχνή ερώτηση: Βλέπε κεφάλαιο 4.10 του http://tech-www.informatik.uni-hamburg.de/vhdl/doc/faq/FAQ1.html Για synthesizable κάτι: κοιτάξτε εδώ [ url] http://www.fe.infn.it/fisicacomputazionale/ssue/rng/index.htm [/url]

 

[janovetz]

Ο κωδικός HDL δημοσιεύτηκε παραπάνω θα λειτουργήσει, αλλά θα ήθελα να συστήσω χρησιμοποιώντας ένα μακρύτερο μητρώο αλλαγή. Μεγαλύτερη καταγράφει επαναλάβετε λιγότερο frequenty.