D
dudleyzty
Guest
Προσπαθώ να συνδυάσω δύο ομάδα του έργου VHDL για ένα έργο, κάθε μεμονωμένο έργο μπορεί να compliled και προσομοίωση Εντάξει, αλλά το συνδυασμένο έργο δεν μπορεί να προσομοιωθεί σωστά, μπορεί να καταρτίζονται OK. Οι δύο έργων δεν έχουν κοινό σήμα, είναι όλα ανεξάρτητα. PLS με βοηθήσει!