Αγωγού ένα κύκλωμα με βρόχο

[davyzhu]

Γειά,

Μου είπαν ότι ένα μεγάλο πολυσυνδυαστικών λογική μπορεί να σπάσει από D-FF να ανταποκριθεί στην απαίτηση χρονοδιάγραμμα.Έχω χρησιμοποιήσει αυτή την εβδομάδα από Verilog, μπορείτε να δείτε το στυλ που ακολουθεί.

Αλλά η προσομοίωση φαίνεται να είναι όλα λάθος.Έχω τον έλεγχο όλων των σημάτων και διαπιστώθηκε υπάρχει αρκετά βρόχων σε κύκλωμα μου και να επηρεάσουν την data_tmp ξανά.
Υπάρχει καμία αναφορά για το πώς να αγωγού ένα κύκλωμα με βρόχο σε Verilog ή VHDL το χέρι;Ευχαριστώ.

----.....---( data_tmp )--->[ D-FF ]--->( δεδομένα )----|
^-------------------- βρόχους ------------------------ |//-----------------------------
/ / Αγωγός από Verilog
//-----------------------------
αντιστοιχίσετε data_tmp = (μεγάλο πολυσυνδυαστικών λογική)?

πάντα @ (posedge CLK) / / τροποποίηση
if (reset)
δεδομένα <= 0?
άλλος
δεδομένα <= data_tmp?

//----------------------------
/ / End
//----------------------------

Σημείωση: Συγνώμη, έχω ξεχάσει την posedge σε αυτήν την θέση.Αλλά πηγή μου αρχείο έχει την posedge, και το αποτέλεσμα είναι λάθος.

Χαιρετισμοί,

DAVY
Τελευταία επεξεργασία από davyzhu στις 26 του Δεκεμβρίου, 2004 15:31? Επεξεργάσθηκε 1 φορά συνολικά

 

[Arthur]

FF είναι ευαίσθητο κύκλωμα.
Προσθήκη "EDGE" πριν "CLK" ως εξής
πάντα @ (posedge CLK)

 

[spauls]

μπορείτε να προκαλέσουν FF σας είτε με posedge ή negedge του ρολογιού

 

[Wein]

επειδή κωδικοποίησης στυλ σας είναι μάνταλο σχεδιασμός βάσης,
μπορείτε να αλλάξετε την

αντιστοιχίσετε data_tmp = (μεγάλο πολυσυνδυαστικών λογική)?

πάντα @ (posedge CLK)
αρχίζω
if (reset)
δεδομένα <= 0?
άλλος
δεδομένα <= data_tmp?
τέλος