S
saikat
Guest
Έχει κανείς τη δυνατότητα να πάρει το ML402 DDR SDRAM για λειτουργία με ένα
MIG-generated DDR ελεγκτής, σε αντίθεση με την EDK PLB / OPB DDR ελεγκτή;Έχω δημιουργούνται DDR SDRAM διεπαφή πυρήνα από MIG, αλλά αδυνατεί να δημιουργήσει αρχείο λίγο με το PIN κλειδώματος ως inplemented στο διοικητικό συμβούλιο.DDR_CLK και DDR_CLKn σήματα οδηγούνται μέσω της Α10 και Β10 καρφίτσες του FPGA (V4SX35), αλλά ISE9.1 δεν επιτρέπει να χαρτογραφήσει τα μηνύματα στην IOBs ως σήμα εξόδου.
Οποιαδήποτε βοήθεια;;
MIG-generated DDR ελεγκτής, σε αντίθεση με την EDK PLB / OPB DDR ελεγκτή;Έχω δημιουργούνται DDR SDRAM διεπαφή πυρήνα από MIG, αλλά αδυνατεί να δημιουργήσει αρχείο λίγο με το PIN κλειδώματος ως inplemented στο διοικητικό συμβούλιο.DDR_CLK και DDR_CLKn σήματα οδηγούνται μέσω της Α10 και Β10 καρφίτσες του FPGA (V4SX35), αλλά ISE9.1 δεν επιτρέπει να χαρτογραφήσει τα μηνύματα στην IOBs ως σήμα εξόδου.
Οποιαδήποτε βοήθεια;;